

PAT-NO: JP360147111A
DOCUMENT-IDENTIFIER: JP 60147111 A
TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE
PUBN-DATE: August 3, 1985

INVENTOR-INFORMATION:

NAME	COUNTRY
NISHIMURA, TADASHI	
SUGAHARA, KAZUYUKI	
AKASAKA, YOICHI	

ASSIGNEE-INFORMATION:

NAME	COUNTRY
AGENCY OF IND SCIENCE & TECHNOL	N/A

APPL-NO: JP59002630
APPL-DATE: January 12, 1984

INT-CL (IPC): H01L021/20 , H01L021/263 , H01L027/00 , H01L029/78

US-CL-CURRENT: 148/DIG.90, 257/E21.133

ABSTRACT:

PURPOSE: To enable to single-crystallize the entire part of a silicon island by a method wherein a laser beam reflection preventing film is provided on the circumference of a polycrystalline silicon island, and a temperature distribution is established in such a manner that the temperature of the circumferential part will be made higher than that of the center part.

CONSTITUTION: A laser beam having the spot size larger than the width A of a polycrystalline silicon 27 is made to irradiate. When said laser beam is scanned in the longitudinal direction (as shown by an arrow) of the silicon 27 at the scanning speed of 12.5cm/sec., the silicon 27 is fused, but as the reflectivity of the circumferential region 31 of a silicon nitride film 29, which functions as a reflection preventing film, becomes approximately zero, the laser power which is made to irradiate from the center part of the polycrystalline silicon 27 can be made stronger. The circumferential region 31 is brought in a high temperature state, a recrystallization directing to the circumference is started with the silicon region already crystallized in the center part as a nucleus. The silicon which moved close to the solution side as the growth of crystal makes

progress by surface tension and expansion in solidification is pressed by the silicon nitride film 29 as a reflection preventing film formed on the circumferential part of the silicon 27 with a stepping, and the surface of the silicon 27 can be maintained flat.

COPYRIGHT: (C)1985, JPO&Japio

⑨ 日本国特許庁 (J P)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭60-147111

⑤ Int. Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和60年(1985)8月3日

H 01 L 21/20
21/263
27/00
29/78

7739-5F

8122-5F

8422-5F

審査請求 有 発明の数 1 (全5頁)

⑭ 発明の名称 半導体装置の製造方法

⑮ 特 願 昭59-2630

⑯ 出 願 昭59(1984)1月12日

⑰ 発 明 者 西 村 正 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・アイ研究所内

⑱ 発 明 者 須 賀 原 和 之 尼崎市塚口本町8丁目1番1号 三菱電機株式会社中央研究所内

⑲ 発 明 者 赤 坂 洋 一 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・アイ研究所内

⑳ 出 願 人 工 業 技 術 院 長

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体基板上に第1の絶縁物層を形成する工程、この第1の絶縁物層上の所定部分に非晶質又は多結晶の半導体層を形成する工程、この半導体層上においてその主表面の周辺領域に照射されるべきレーザの波長に対して反射防止用としての第2の絶縁物層を形成する工程、上記半導体層の主表面及びその周辺領域上の上記第2の絶縁物層に、上記波長を有しかつレーザの走査方向に対して直交方向における上記半導体層の周辺領域を少なくとも含むスポット径のレーザを照射して上記半導体層を溶融再結晶化する工程、及び上記半導体層の再結晶化した領域にMOSトランジスタを形成する工程を備えた半導体装置の製造方法。

(2) 上記半導体層を再結晶化した後、上記半導体層の周辺領域を除去することを特徴とする特

許請求の範囲第1項に記載の半導体装置の製造方法。

(3) 上記レーザはアルゴンイオンレーザであり、かつ上記半導体層は多結晶シリコンであつてその厚さ x は $0.2\mu m \leq x \leq 1\mu m$ の範囲であり、さらに上記第2の絶縁物層はシリコン窒化膜であつてその厚さ y は $0.086\mu m \leq y \leq 0.15\mu m$ であることを特徴とする特許請求の範囲第1項に記載の半導体装置の製造方法。

(4) 上記半導体層は、レーザ照射に先立つて島状にパターニングし、しかる後上記第2の絶縁物層を上記半導体層の主表面における外形よりも小さな寸法で開口することを特徴とする特許請求の範囲第1項に記載の半導体装置の製造方法。

(5) 上記半導体層の周辺領域の幅は $2\mu m$ 以上かつ $6\mu m$ 以下であることを特徴とする特許請求の範囲第1項に記載の半導体装置の製造方法。

8. 発明の詳細な説明
(発明の技術分野)

この発明はMOS電界効果トランジスタの製作方法、特に絶縁体の上に半導体単結晶膜を形成し、これを基板としてMOS電界効果トランジスタを形成する方法の改良に関するものである。

(従来技術)

半導体装置の動作の高速化、高密度集積化のため、回路素子を誘電体で分離して浮遊容量の少ない半導体集積回路装置を製造する試みがなされており、その一例として、絶縁体上に多結晶または非晶質の半導体膜をたい積させその表面にレーザ光、電子線などのエネルギー線を照射することによつて表面層のみを加熱して、単結晶の半導体膜を形成し、これにMOS電界効果トランジスタ(MOSFET)を形成すれば、周囲と下部とにおいて誘電体で分離され、浮遊容量の極めて少ない素子が実現できる。

第1図(a)~(i)はこのような従来の方法によるMOSFETの製造の主要各段階における状態を示す断面図で、まず、第1図(a)に示すように石英(SiO_2)基板(4)の上に通常の減圧CVD法によつ

ように再結晶シリコン層(4)の上にゲート酸化膜(4)を形成し、次に第1図(a)に示すようにその上にポリシリコンをたい積させ所望のパターニングを行つてポリシリコンゲート電極(4)を形成する。ついで、第1図(b)に示すように、このポリシリコンゲート電極(4)をマスクとして再結晶シリコン層(4)に大粒の不純物を導入してソース領域(4)およびドレイン領域(4)を形成する。その後、第1図(i)に示すように、全上面に酸化膜(4)を形成し、そのゲート電極(4)、ソース領域(4)およびドレイン領域(4)の上の部分にコンタクトホールをあけ、アルミニウムによるゲート配線(4)、ソース配線(4)およびドレイン配線(4)を形成し、更に表面に表面保護膜(4)を形成してこのMOSFETは完成する。

ところで従来の製造方法ではMOSFETを形成すべき島状の多結晶シリコン領域を完全に単結晶化することが非常に困難であつた。これは島内部の温度分布を完全に制御できず、レーザ光照射によつて生じた溶融領域が固化する際に、複数個の核から成長が始まることに原因があつた。

±厚さ5000Åのポリシリコン層(4)をたい積させる。これを第1図(b)に示すように、950°Cの温度の酸化雰囲気中で厚さ500Åの酸化膜(4)を形成させ、更にその上に減圧CVD法によつて厚さ1000Åの窒化膜(4)をたい積させる。次に、第1図(c)に示すように、写真製版工程によつて窒化膜(4)をパターニングする。つづいて、これを温度950°Cの酸化雰囲気中に長時間さらして、窒化膜(4)のパターンのない部分をすべて酸化させてしまつた後に、窒化膜(4)とその下敷の酸化膜(4)を除去すれば、第1図(d)に示すように、ポリシリコン層(4)がその周囲と下部とを絶縁物である二酸化シリコンで囲まれた形状を得ることができる。しかし、このままではポリシリコン層(4)が素子形成可能な結晶性をもたないので、細くしぼつたレーザ光、電子ビームなどのエネルギー線で、このポリシリコンを溶融させた後再結晶させて単結晶または大きな粒径のポリシリコンとする。第1図(e)はこの段階を示し、(4)はこの再結晶シリコン層である。以下通常のMOSFETの製造工程によつて、まず、第1図(f)に示す

(発明の概要)

この発明は、かかる不都合を解消するためになされたもので、MOSFETを形成すべき多結晶シリコンの島の周辺にレーザ光の反射防止膜を設け、レーザ光を照射した際の溶融シリコン層内の温度分布を中央に対して周辺が高くなるように設定することにより単一の核から結晶成長させシリコン島のすべてを単結晶となしうる新規な半導体装置の製造方法を提供するものである。

(発明の実施例)

以下、この発明の一実施例を第2図乃至第4図を用いて詳細に説明する。第2図(a)はレーザ光の反射防止膜を形成し、ポリシリコン層がレーザ光によつて再結晶化する前の段階における平面図、第2図(b)は第2図(a)におけるI-I線で切断したときの断面図である。

同図において、(4)は石英(SiO_2)基板、(4)は1 μm 程度の厚さの絶縁用酸化膜、(4)は多結晶シリコン、(4)は多結晶シリコン(4)を完全に酸化して形成されたフィールド酸化膜、(4)は例えばレーザ光

の反射防止膜として作用し、開口部(4)を有するシリコン窒化膜である。シリコン窒化膜(4)の開口部(4)の周辺領域(3)は第2図に示す如く多結晶シリコン(1)の周辺部上を覆うように形成される。

このような構成において、レーザ光のスポットサイズが多結晶シリコン(1)の幅A(第2図(a))より大きなレーザ光で照射する。このレーザ光は例えば連続発振のアルゴンレーザ光で、多結晶シリコン(1)の長さ方向(第2図(a)の矢印)に走査速度12.5 cm/secにて走査する。すると、多結晶シリコン(1)は溶融するが、このとき反射防止膜として機能するシリコン窒化膜(4)の周辺領域(3)はほぼ反射率10%となるので、多結晶シリコン(1)の中央部(反射率88%)より照射されるレーザパワーが大となる。すなわち、多結晶シリコン(1)の中央部と周辺領域(3)にはほぼ同等のレーザが照射されるが、周辺領域(3)の方が一層レーザ光が吸収されるので、より高温状態となる。従つて再結晶化は多結晶シリコン(1)の中央部ですでに結晶化したシリコン領域を核として周辺へ向つて起ることになり単結晶

化が達成されることになる。また、結晶成長が進むにつれて表面張力と酸化膨張によつて溶液側へはきよせられてきたシリコンは、多結晶シリコン(1)上の周辺部に段差をもつて形成された反射防止膜としてのシリコン窒化膜(4)によつて押えられて平坦化が保たれる。このシリコン窒化膜(4)を除去すると平坦で単結晶のシリコン層が得られる。しかしシリコン窒化膜(4)が反射防止膜として被着されていた周辺領域(3)はレーザー再結晶化時にシリコン窒化膜(4)中の窒素が高濃度のため分離され、シリコン層内に拡散されているので、その後のMOSFETのプロセスでは酸化特性が悪くなり、また、キャリアのトラップ密度の高く結晶性の悪い領域となりうる。このため、第8図に示すように多結晶シリコン(1)の周辺領域を除去した。第8図において、(2)はシリコン基板、(3)は下地絶縁酸化膜、(4)は再結晶シリコン層である。また、第8図は第2図におけるシリコン窒化膜(4)、フィールド酸化膜(5)を除去するとともに、シリコン窒化膜(4)の周辺領域(3)下の多結晶シリコン(1)をも除去(第8図

に破線で示す。)したものを示す。

次に、第4図を用いてMOSFETの製造方法について説明する。第4図(a)に示すように500Åの厚さのゲート酸化膜(41)を形成し、さらに多結晶シリコンによるゲート電極(42)の形成を行う。第4図(b)では、ゲート酸化膜(41)をエッチングし、セルフアラインで砒素を50 keV、 $4 \times 10^{15}/\text{cm}^2$ イオン注入しソース(44)およびドレイン(43)を形成する。さらに、第4図(c)では熱処理と熱酸化によつて得た酸化膜(40)にコンタクト穴(45)をエッチングする。最後に第4図(d)に示すようにAl配線(47)を行うとMOSFETの形成が完了する。

なお、上記実施例では、酸化膜によつて分離した島状多結晶シリコン層を被着半導体層として用いたが、エッチングによつてメサ形の島状多結晶シリコンを用いてもよいし、また被着多結晶シリコン層には処理をほどこさず、反射防止膜の開口部のみを処理しておいてもよい。

(発明の効果)

以上のようにこの発明によれば、反射防止用と

して第2の絶縁物層を設けてその開口部中央よりも第2の絶縁物層下の方が、レーザ光の透過率が上がることを利用して温度分布を制御したので、半導体層は開口部を含む領域で溶融再結晶化において単結晶化することができる。またこの開口部の領域のみを用いてMOSトランジスタを形成したので、特性が良く、また均一性が向上する。

4. 図面の簡単な説明


第1図(1)は従来方法によるMOSFETの製造の主要各段階における状態を示す断面図、第2図は本発明の一実施例を示す断面図、第3図は第2図において多結晶シリコン層の周辺領域を除去した際の断面図、第4図は第8図に示す工程後においてMOSトランジスタを製造する段階における断面図である。

図において、(2)は SiO_2 基板、(3)は絶縁用酸化膜、(1)は多結晶シリコン、(4)はフィールド酸化膜、(5)はシリコン窒化膜、(4)は開口部、(3)は周辺領域、(2)はシリコン基板、(3)は下地絶縁酸化膜、(4)は再結晶シリコン層、(41)はゲート酸化膜、(42)はゲート

電極、(43)はドレイン、(44)はソース、(45)はコンタクト穴、(46)は酸化膜である。

出願人 工業技術院長 川 田 裕 郎

第 1 図



第 1 図

